Borodovsky还在报告中展示了用于测试的65nm像素化掩膜版。借助传统的DFM技术和双重成像技术（DP），Intel能够将浸没式光刻技术延伸至32nm。到了22nm技术节点时，基于计算光刻技术制作的像素化掩膜版和依靠DP将能够进一步向下延伸浸没式光刻技术的使用寿命，此外，由于EUV技术高昂的使用成本，Intel并不看好这项技术的商业价值。
Bohr强调在引进、采用新技术方面，Intel将始终保持每两年一代的节奏。2007年9月举办的Intel研发论坛上，Intel公布了一枚容量达到19亿个晶体管、芯片面积为1.82μm2的32nm测试芯片。
现在，Bohr介绍说在位于Hillsboro的公司研发工厂内，生产32nm测试芯片简直是“家常便饭”，下一阶段的目标直指对外发布32nm微处理器。其中一个优势是Intel能够将高介电常数绝缘材料/金属栅电极工艺延伸至32nm节点乃至以下。
“我们正致力于实现在2009年下半年量产32nmMPU产品，”Bohr说。而且尽管目前困难重重，基于22nm的产品将于2011年发布。
当被问及Intel是否能够将平面晶体管延伸至22nm节点时，Bohr说：“对于选择平面或垂直结构等这类方向性问题而言，目前尚无定论，我们也在不断探索中。包括平面型晶体管在内，现在有几个可能的方案摆在我们面前。但是为了满足晶体管高性能和低漏电流的需求，实现22nm技术还有不少困难需要克服，其中也包括来自成像方面的挑战。”
