慧聪电子网首页 > 行业资讯 > 国内资讯 > 正文

PCB板布局布线的基本规则详解

http://www.ec.hc360.com2017年02月04日11:55 来源:慧聪电子网T|T

    (5)注意印刷线板与元器件的高频特性

    在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。

    印刷线路板的过孔大约引起0.6pf的电容。

    一个集成电路本身的封装材料引入2~6pf电容。

    一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。

    这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意。

    (6)元件布置要合理分区

    元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。

    G处理好接地线

    印刷电路板上,电源线和地线最重要。克服电磁干扰,最主要的手段就是接地。

    对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。

    对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

    (7)用好去耦电容。

    好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。

    1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。

    每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。

    去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。

    三、降低噪声与电磁干扰的一些经验。

    (1)能用低速芯片就不用高速的,高速芯片用在关键地方。

    (2)可用串一个电阻的办法,降低控制电路上下沿跳变速率。

    (3)尽量为继电器等提供某种形式的阻尼。

    (4)使用满足系统要求的最低频率时钟。

    (5)时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。

    (6)用地线将时钟区圈起来,时钟线尽量短。

    (7)I/O驱动电路尽量*近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。

    (8)MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。

    (9)闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。

    (10)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。

    (11)印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。

    (12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。

    (13)时钟、总线、片选信号要远离I/O线和接插件。

    (14)模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。

    (15)对A/D类器件,数字部分与模拟部分宁可统一下也不要交*。

    (16)时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。

    (17)元件引脚尽量短,去耦电容引脚尽量短。

    (18)关键的线要尽量粗,并在两边加上保护地。高速线要短要直。

    (19)对噪声敏感的线不要与大电流,高速开关线平行。

    (20)石英晶体下面以及对噪声敏感的器件下面不要走线。

    (21)弱信号电路,低频电路周围不要形成电流环路。

    (22)任何信号都不要形成环路,如不可避免,让环路区尽量小。

    (23)每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

    (24)用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。

责任编辑:李嘉

上一页12下一页

热门活动更多>>

电子采购经理人俱乐部 开启采购新篇章

时间:2017年1月21日

地点:深圳