慧聪芯城 | 慧聪智能硬件网 | 慧聪新能源网 | 慧聪LED网 | 慧聪电气网 | 慧聪电源网 | 慧聪IT网 | 慧聪变频器网
特惠新品微信
投稿
热门推荐:指纹识别 | 八代酷睿 | P30芯片 | Nokia 8 | Pixel 2 | 商营通 | 买芯片 | 晶振 | 采购 | 活动规划

慧聪电子网首页 > 技术文章 > 2014技术文章 > 嵌入式系统设计 > 正文

基带处理芯片共享高速存储器模块设计

http://www.ec.hc360.com2017年08月21日14:02 来源:电子产品世界T|T

    0.引言

    本文介绍了一种共享高速存储器模块的设计。该高速存储器能够实现多核处理器间的数据交换,同时占用较小的电路面积。相比传统的多核处理器数据交换方式,本设计可以更好地提升系统性能。是一种有市场竞争力的电路设计结构;

    1.共享缓存结构设计

    1.1总体考虑

    在多核CPU中共享高速缓存主要负责缓存多个处理器核的数据,处理访问这些数据的缺失请求并向DRAM控制器发送请求以获得DRAM返回的数据。共享高速缓存通过交叉开关总线与各个处理器核互连,通过交叉开关总线转发通信数据包进行数据通信。共享高速缓存分为四个缓存组,每个缓存组采用组相联地址映射。每个处理核心都可以发送数据包到任意一个缓存组,同数据包也可以反方向发送从任意一个缓存组到任意一个处理核心。

    共享缓存采用四路组相联映射,将缓存分1024组。缓存块的物理地址分为3部分,包括标签块、索引块以及块内偏移。索引部分用于确定缓存块所在的组。通过比较物理地址的标签块和所选中组内的四路标签,可以确定访问的命中或者缺失。在命中时,比较的结果作为路选择向量发往数据阵列。缓存通过路选择向量和组选择向量确定

    1.2缓存一致性

    对称式共享存储器多处理器系统中多处理器2高速缓存子系统共享同一个物理存储器,通过总线连接,对于所有的处理器访问存储器的时间一致,即均匀存储访问(UMA)。对称式共享存储器系统支持共享和私有数据的缓存。私有数据被单个处理器使用,而共享数据则被多个处理器使用,通过读写共享数据完成处理器之间的通信。共享数据在多个缓存中形成副本,减少了访问时延、降低了对存储器带宽的要求并减少多个处理器读取共享数据时的竞争现象。然而,共享数据带来了缓存一致性问题,实现缓存一致性关键在于跟踪所有共享数据块的状态。目前为了实现缓存一致性而广泛采用的有目录式以及监听式这两种协议。该设计采用目录式缓存一致性协议,把物理存储器的共享状态放在目录表中,根据目录跟踪哪一个以及缓存拥有二级缓存块的副本。一级缓存是写直达的,只有无效信息被要求,共享缓存是写回的,数据总可以从共享缓存中重新得到。为减少目录的开销,将目录放在缓存中而不是存储器中。

    当一个块还未被缓存有2种可能的目录请求:

    1)读缺失:共享缓存向发出请求的处理器送回所要求的数据,发送请求的节点成为唯一的共享节点。块的状态设为共享。

    2)写缺失:向发出请求的处理器送回数据并使它成为共享节点。数据块设为独占状态,指明这是唯一有效的缓存副本。共享者集合中指明所有者。当数据块处于共享状态时,共享缓存中的值是最新的,有2种可能的目录请求:

    1)读缺失:共享缓存向发送请求的处理器送回所要求的数据,并将发送请求的处理器放到共享集中。

    2)写缺失:向发送请求的处理器送回数据,无效共享集合中的处理器缓存块,保存发送请求的处理器标识,将数据块设置成独占状态。

    当数据块处于独占状态时,块的当前值保存在共享者集所指明的处理器的缓存中,有3种可能的目录请求:

    1)读缺失:向所有者处理器发送数据消息,将缓存块状态设为共享。由所有者向目录发送数据,将数据写入共享缓存并发送回发出请求的处理器。再将发出请求的处理器添加到共享者集合中,这时集合中仍然会有其他所有者处理器。

    2)数据写回:执行写回操作,更新存储器副本,共享者集合为空。

    3)写缺失:数据块有了新的所有者。向旧的所有者发送消息,使缓存将该数据块设置为无效,并把值发送到目录中,再通过目录把数值发送到发出请求的处理器上。发出请求的处理器成为新的所有者。共享者集合只保留新所有者的标识,而块仍然处于独占状态。

    2.高速共享缓存模块

    用户RAM大小为2MB,挂接在双核之间的AHB总线上,两个内核访问区域可以任意配置。其内部是一块SRAM和AHB总线从接口电路,如图2-1所示。读访问有一个周期的延迟,写访问无延迟。读写访问时序见图2-2、图2-3。读写都支持字节(byte)访问、半字(half-word)访问或字(word)访问。

    用户RAM所在的地址空间范围为0xA0000000~0xA01FFFFF。

图2‑1用户RAM结构示意图

图2‑1用户RAM结构示意图

    假设CPU0写数据到用户RAM,接着CPU1从用户RAM读数据。这种情况下,CPU0首先写数据,然后将标志变量置1,表示用户RAM内的数据已更新。标志变量地址位于用户RAM地址范围内。接着CPU1读标志变量,若变量为1,则从用户RAM内对应地址读取CPU0写入的数据,并将标志变量置0;若标志变量为0,则表示用户RAM内数据已被CPU1读取过。

    使用以上方法可实现核间数据交互。由于同一时刻AHB总线上只能有一个设备利用总线进行读写,所以可以保证读写操作的原子性,即标志变量不可能被CPU0和CPU1同时访问。从而保证了标志变量的有效性。

图2‑2用户RAM读时序

图2‑2用户RAM读时序

图2‑3用户RAM写时序

图2‑3用户RAM写时序

    参考文献

    [1]JohnL.Hennessy,DavidA.Patterson,ComputerArchitecture:AQuantitativeApproach,FourthEdition[M].Approfessional,1990

    [2]SunMicrosystemsInc.OpenSPARCT1MicroarchitectureSpecification[R].2006

    [3]DavidA.Patterson,JohnL.Hennessy,Computerorganizationanddesign[M].MorganKaufmann,2004

    [4]MichaelD.Ciletti,AdvanceddigitaldesignwiththeVerilogHDL[M].Pearson,2005

    [5]周立.计算机系统结构[M].北京:清华大学出版社,2006

责任编辑:马兰

声明:本网站中,来源标明为“慧聪智能硬件网”的文章,转载请标明出处。

欢迎投稿,邮箱:lijia03@hc360.com

友情链接

申请友情链接

赛迪网 RFID世界网电子信息产业网畅享网与非网电子产品世界慧聪智能硬件网慧聪电气网慧聪电源网慧聪IT网慧聪变频器网慧聪LED网慧聪芯城

慧聪电子网总部

北京市海淀区大钟寺东路9号京仪科技大厦B座2层

慧聪电子网分部

上海市普陀区中山北路3000号长城大厦5层

深圳市福田区深南中路2018号兴华大厦A座七楼

关于我们 | 加入我们 | 我要投稿
| 寻求报道 | 申请合作

Copyright?2000-2014 hc360.com. All Rights Reserved
京ICP证010051号 海淀公安局网络备案编号:11010802015485